9-1  디지털 보호계전기

9-2  디지털 보호계전기 종류

9-2-1  연산형

9-2-2  간이 구성형

9-2-3  계수형

9-2-4  Scaner형

9-3  디지털보호계전기의 구성

9-3-1  입력 변환기(Input Transducer)

9-3-2  필터(Filter)

9-3-3  아날로그 필터(Analog Filter)

9-3-4  디지털 필터(Digital  Filter)

9-3-5  Sample Holder

9-3-6  데이터 선택

9-3-7  A/D 변환기(Analog/Digital Converter)

9-3-8  디지털 연산처리부

9-3-9  입출력부(Digital Input/Output)

9-3-10  정정부(Setting Unit)

9-3-11  PC(Photo Coupler)

9-4 연산 알고리즘

9-4-1  Digital Filter

9-4-2  위상변이 연산

9-4-3  진폭치 산출연산

9-4-4  위상차 산출연산

9-5  디지털 계전기의 자동감시

9-5-1  CT,PT 회로체크

9-5-2  고조파 감시

9-5-3  A/D 정도 감시

9-5-4  DI 입력감시

9-5-5  패러티 검사(Parity Check)

9-5-6  어드레스 체크

9-5-7  Watch Dog Timer

9-5-8  정정치 불일치 Check

9-5-9  롬 검사(Rom Check)

9-5-10  출력접점 검사

9-5-11  출력부 검사

9-1 디지털 보호계전기

전력계통의 아날로그 전압·전류를 일정한 시간간격으로 샘플링하여 디지털 수치로 변환하여 마이크로 프로세서에서 프로그램으로 보호계전 기능을 수행하는 장치를 디지털형 보호계전기라 한다. 보호계전기를 디지털화 하는 목적은 다음과 같다

9. 디지털 보호계전기

Ⅳ. 보호계전실무분야

① 전력계통이 대형 복잡화 함에 따라 직류분, 저차고조파 발생등 기존 아날로그 보호계전기의 한계성 극복

② 자기진단기능 및 다기능화 함으로서 유지보수의 고려 및 신뢰성을 향상

③ 반도체 및 정보통신 기능의 적극 이용 등을 들 수 있다.

디지털 계전기의 장단점은 다음과 같다.

장점 : 고성능 다기능, 소형화, 고신뢰성, 융통성, 표준화, 저부담, 경제성 및 장래성

단점 : surge, noise대책, data변환시 오차, H/W고장시 응급복구 난점, 원인규명 난점(내부동작이 program화),

【그림 1】 디지털계전기 구성도

9-2 디지털 보호계전기 종류

디지털 보호계전기의 종류를 보면 Hardware와 Software의 구성형태에 따라 완전연산형, 간이구성형, 계수형, Scaner형 등으로 구분할 수 있다.

9-2-1 연산형

연산형은 전류, 전압 등의 입력량을 주기적으로 샘플링하여 양자화된 디지털량으로 변환후 프로그램에 따라 계산, 처리  함으로서 보호계전기 기능을 갖도록 한 것이다.

일반적으로 다수의 보호계전기능(단락, 지락, 각상구분)을 시분할 다중처리 함으로서 복합적인 보호계전기 기능을 가질 수 있다. 연산형 디지털 보호계전기는 일 반적으로 16bit 마이크로 프로세서로 구성된다.

9-2-2 간이 구성형

기본적으로는 연산형과 동일구성이나 회로의 간소화 또는 bit수의 삭감등으로 비교적 간단한 계전기의 기능, 즉 감시나 고장검출(Fail safe)용으로 이용된다.

9-2-3 계수형

입력량을 디지털량으로 변환하여 이것을 계수처리하여 보호계전기능을 갖도록 한 것인데 일반적으로 8bit 마이크로 프로세서가 사용되며 주로 주파수 계전기 등에 이용된다.

9-2-4 Scaner형

마이크로 프로세서에 의거 계전기 입력과 정정치를 동작시켜 절체하고 입력장치와 정정치를 아날로그의 양으로 비교 판정하여 동작하는 것을 Scaner형이라 하며 과전류계전기나 고장검출(fail safe)용으로 사용되는 비교적 단순계전기에 사용된다.

9-3 디지털 보호계전기의 구성

9-3-1 입력변환기(Input Transducer)

PT, CT입력과 전자회로간을 절연하며 큰 입력 신호값을 전자회로에 적당한 전압, 전류값(±10V 수준)으로 변환하는 역할을 한다. 위상변동, 잡음, 전자기적 특성이 우수하여야 한다.

9-3-2 필터(Filter)

디지털 계전기의 연산 알고리즘은 대부분 전력계통 기본 주파수의 정현파를 기본으로 하므로 정현파 이외의 주파수 성분이 입력 파형에 포함되면 연산 결과에 오차가 발생하여 정확한 고장 판단이 어렵게 될 수 있다. 예를 들어 샘플링 주파수가 720Hz인 계전기에 660Hz의 고조파가 입력된 경우 샘플링 데이터는 마치 기본파분이 입력된 것과 같게 된다. 이 현상을 Aliasing이라고하며720×n±60Hz(nＡ1,2,3…)의 고조파에 대하여 나타난다. 이들 주파수 외에도 기본파가 아닌 고조파는 계전기 오동작의 원인이 될 수 있으므로 계전기에 입력되기 전에 제거되어야 하는데 이때에 사용되는 것이 필터이며,  종류로는 아날로그 필터와 디지털 필터가 있다.

9-3-3 아날로그 필터(Analog Filter)

디지털 필터에서는 Aliasing되는 주파수 이상의 성분을 제거할 수 없으므로 아날로그 필터가 반드시 필요하다. 또한 디지털 필터 처리를 하면 연산시간에서 디지털 필터 처리에 소요되는 시간이 길어져 계전기 연산을 수행하는데 문제가 되므로 아날로그 필터에서 충분하게  고조파 성분을 제거하고 디지털 필터는 보완적으로 사용하는 것이 바람직하다. 현재 주로 사용되는 아날로그 필터에는 저역통과 필터(Low Pass Filter)와 대역통과 필터(Band Pass Filter)가 있으며 일반적으로 직류성분을 제거하기 위해서 대역통과 필터를 사용한다.

9-3-4 디지털 필터(Digital  Filter)

전력계통의 아날로그 신호들(전압,전류)은 정상적인 계통 운전조건에서도 고조파(전력용 변압기, 인버터, 콘버터, 부하 등과 같은 요소에 의해 발생됨)를 함유한다. 이에 반해 보호계전기는 일정한 주기를 갖는 신호(기본파)를 기준으로 동작력이 계산되므로, 고조파가 함유된 왜형   신호가 보호계전기로 입력되는 경우 주기가 변하게 되어 오동작 또는 부동작의 원인이 된다. 이와 같이 보호계전기 오·부동작의 원인이 되는 고조파를 소프트웨어적으로 제거하는 것을 디지털필터라고 하며 계산방식에 따라 Fourier Filter, Kalman Filter 등이 있다.

9-3-5 Sampling holder

Filter에서 출력되는 Analog값을 일정시간 간격으로 표본화(sampling)하기 위하여 Sampling 값을 일정시간 Holding시키는 것으로 동작원리는 그림과 같다. CT, PT신호값을 같은시간에 Sampling하여야 하기 때문에 각 입력마다 S/H 회로를 구비한다. digital계전기의 sampling주파수는 보호방식별 연산 알고리즘에 의해 결정되는데 보통 12-16회/주기로 시행한다.

【그림 2】 Sampling Holder 개념도

9-3-6 데이터 선택기(Multiplex;MUX)

많은 수의 정보장치를 적은 수의 채널이나 회선 등을 통하여 전송하는 것을 말하며 멀티플렉서는 많은 입력들 중에서 하나를 선택하여 출력에 연결하는 조합회로이다. 일반적으로 각 스위치는 FET를 이용한 전자 스위치로 구성되며 절환신호주기는 모든 입력찬넬에 1 Sampling 주기동안 1회 정도 하도록 되어 있다.

【그림 3】 원리도

9-3-7 A/D 변환기(Analog/Digital Converter)

A/D 변환기는 CT 또는 PT에서 입력되는 아날로그신호를 디지털신호로 변환하는 부분으로 디지털 보호계전기에서는 12∼16Bit 정도의 A/D 변환기가 많이 사용되고 있다. A/D 변환기의 종류에는 적분형, 축차비교형 등이 있으나 디지털 계전기에서는 그 특성상 변환속도가 빠른 것이 요구되므로 축차비교형(Comparision Type)이 주로 사용되고 있는데, 이것은 축차비교 레지스터(Comparision Register)에 설정되어 있는 디지털 값을 D/A 변환하여 아날로그 입력신호와 그 결과를 비교한 후 레지스터에 궤환시켜 다시 디지털 값을 D/A 변환하여 아날로그 신호와 비교하는 동작을 반복하므로서 A/D 변환하는 것을 말한다.

9-3-8 디지털 연산처리부

CPU:Central Processing Unit

RAM:Random Access Memory

ROM:Read Only Memory

D/I:Digital Input

D/O:Digital Output

DMA:Direct Memory Access

【그림 4】 디지털 연산처리부의 구성

디지털 계전기는 전력계통의 전압·전류신호를 일정간격으로 샘플링하여 디지털 신호로 변환한후 연산처리부에서 계전기 동작 판정을 한다. 디지털 연산처리부는 제어·보호연산을 수행하여 계전기 동작 판정을하는 부분으로 [그림 4]와 같이 구성되어 있으며, 부분별 구성은 가감승제 등의 연산을 행하는 CPU와 그 동작순서를 기억하고 있는 ROM, 판정기준 등을 정하는 정정부, 아날로그 입력부에서의 A/D 변환 데이터와 일시적으로 데이터를 기억하는 RAM 등으로 구성되어 있으며, 이들간은 BUS라고 부르는 데이터 제어정보 등을 전송하는 선으로 연결되어 있다.

9-3-9 입출력부(Digital Input/Output)

입출력부는 디지털 연산처리부와 외부간에 Data를 상호 전달하게 위한 연결기능을 하는 부분으로서 (DI,DO)로 구성되어 있다.

DI는 외부접점 신호중 디지털 연산처리부에 제공하는 역할을 하며 DO는 보호계전기의 Trip신호 연산 처리부의 자동감시 결과 등을 외부에 전달하는 기능을 수행하며 Flip-Flop, Transistor 회로를 이용한 Relay Driver를 통하여 연산처리부에서 처리된 디지털 신호를 점점신호 또는 보호계전기 기능수행에 필요한 신호형태로 출력한다.

9-3-10 정정부(Setting Unit)

디지털계전기의 정정부는 계전기 취급자와의 Man-Machine-Interface를 구성하는 중요한 부분이므로 조작성, 신뢰성이 충분히 고려되어야 한다.

정정부는 다음과 같은 기능을 가진다.

㉮ 정정치 check기능 ㉯ 운전중 정정 기능

㉰ 3□일괄 정정 기능

9-3-11  PC(Photo Coupler)

무접점 소자로 전기신호를 일단 발광소자에 넣어 광신호로 바꾸고 그 광신호를 트랜지스터등의 광전변환 소자에 의하여 다시 전기신호로 변환하는 것을 말한다. 절연된 공간을 광으로 신호의 전달을 하므로 절연성과 속도가 빠른 것이 특징이다.

【그림 5】 Photo Coupler

9-4 연산 알고리즘

디지털 보호계전기는 각 기능은 연산처리부 회로를 제어하며 보호계전기 연산을 행함으로서 실현되어 진다.

보호계전기 연산은 ROM에 기억되어 있는 프로그램에 따라 실행되어지며 이 프로그램은 보호계전기 기능을 실현하는 연산 알고리즘을 기본으로 하여 이루어져 있으며 기본 알고리즘으로는 ㉮ 교류입력에 대한 디지털 필터 처리연산 ㉯ 교류 입력에 대한 위상변이 연산 ㉰ 교류입력에 대한 진폭치 실험연산 ㉱ 위상각차 산출연산 등으로 4가지 형태의 기본 알고리즘을 적절히 조합하여 구성한다.

9-4-1 디지털 필터(Digital Filter)

디지털 필터는 A/D로 변환된 디지털 데이터를 연산처리하여 DC성분 및 고조파 성분을 제거하는 것이 목적이다.

디지털 필터에는 연산된 출력을 다음회 연산의 입력으로 사용하는 순회형 필터와 연산출력을 피드백하지 않는 비순회형 필터가 있다.

9-4-2 위상변이 연산

아날로그 계전기에는 콘덴서, 저항, 리액터, 연산증폭기 등의 회로소자로 사용하며 입력벡터의 위상변이 및 합성을 행하게 되거나 디지털 계전기는 샘플링 데이터를 일정하게 기억하는 것으로 위상변이를 실행할 수 있다.

□ 60°늦을 경우 : Vm → Vm１2

□ 60°앞설 경우 : Vm → Vm／2

or -Vm-4

【그림 6】 위상변이 연산

9-4-3 진폭치 산출연산(Amplitude Calculation)

입력교류의 진폭치 계산하는 기본알고리즘을 대변하면 결과를 1차로 하는 가산형과 결과를 2차로 하여 적체하는 적형(Multiplication Type)이 있다.

가. 면적법

면적법은 주로 가산을 사용하여 진폭치를 계산하는 방식이며 다음과 같은 특징이 있다.  ㉠ 가산법으로 연산하므로 계산결과가 1차수로 얻어지며 연산시간이 짧아 연산시간상 유리하다.  ㉡ 데이터를 가산하므로 인해 필터효과가 발생한다. ㉢ 연산결과를 얻는데 비교적 많은 데이터를 필요로 하며 이로 인해 보호계전기의 동작시간이 지연되는 결과를 초래할 수 있다.

나. 2차 가산법

면적법은 샘플링 위상에 의한 오차가 큰 것이 단점이다. 이러한 단점을 보완할 수 있는 방법이 이차가산법이다.

VmＡ□Vm□+□Vm-3□+k□Vm-□Vm-3∥

㉠ 결과가 1차수형 으로 얻어지므로 연산시간상 유리하며  ㉡ 샘플링 위상의 영향으로 인한 오차가 매우적으며  ㉢ 필터효과가 크며 제3고조파의 경우 면적에 비하여 약8□ 정도 감쇄율이 높아진다.

다. 진폭 2승법

진폭 2승법은 주로 승산에 활용되며 진폭의 2승값을 연산하는 방법이다. 특징으로는  ㉠ 원리적으로 연산오차가 발생하지 않는다.  ㉡ 진폭치 연산에 요구되는 최소 데이터 즉 2개의 데이터로 결과가 얻어지므로 면적법 및 2차가산법에 비해 보호계전기 동작시간 다소 빨라진다.  ㉢ 승산을 주로 하므로 계산시간이 다소 늘고, 결과가 2승 형태로 주어지며 보호 특성상 각종의 제약을 발생하는 경우가 있다.  ㉣ 필터 효과를 기대할 수 없다.

라. 연속 2샘플링 연산법

특징으로는  ㉠ 샘플링 면적을 짧게 하여 결과를 얻는 시간을 단축할 수 있다.  ㉡ 곱셈 나눗셈을 다수의 필요로 하므로 연산 시간상 불리하다.

9-4-4 위상차 산출연산

(Phase Difference Calculation)

디지털 계전기에서 보호계전기의 특성을 결정하기 위해 두 개의 교류량의 위상관계를 구하는 연산이 기본이 된다. 일반적으로 위상각 □를 직접 구하는 것보다 sin□, cos□의 삼각함수 형태로 구하는 것이 더욱 용이하다. 위상각을 삼각함수 형태로 구하는 연산은 적형에 한해 가능하며, 이들 적형은 진폭치 산출연산의 경우와 같은 모양으로 연속2샘플 연산법, 연속 3샘플 연산법 및 직각 2샘플 연산법으로 분류할 수 있다.

9-5 디지털 계전기의 자동감시

디지털 계전기는 자동감시 성능을 향상시킬 수 있는 장점이 있으며 자동감시 향상으로 인하여 장치 전체의 신뢰성 향상이 되며, 유지·보수 측면과 안정운용에 크게 기여하게 된다.

자동감시 측면의 우수성은 다음과 같다.  ㉠매 순간마다 데이터를 최소량화 단위로 식별되므로 아날로그 장치에 비하여 정확한 감시 점검을 할 수 있음  ㉡감시·점검을 주로 소프트웨어로 실행하므로 아날로그 장치에서 어려운 사항을 용이하게 실행할 수 있다.

9-5-1 CT, PT 회로체크

각상 전류·전압 입력과 영상전류·전압을 다음 식의 관계를 이용하여 검사한다.

□Va ／ Vb ／ Vc １ 3V0□< □1

□Ia ／ Ib ／ Ic １ 3I0□< □2

※ □1,□2는 양자화 오차 등을 고려한 값

【그림 7】 영상회로 벡터도

9-5-2 고조파 감시

계통입력에 고조파 감시용 미소 신호를 상시 중첩하여 A/D 변환후 데이터에서 고조파 성분레벨을 연산하여 상시 감시한다.

【그림 8】 고조파 감시 회로도

9-5-3  A/D 정도감시

기준 입력치를 인가하여 A/D 변환후 기준값과 비교하여 A/D 변환기의 정확도를 감시한다.

【그림 9】 A/D 정확도 감시회로

9-5-4 DI 입력감시

중요한 DI입력을 2중화 하여 그 일치여부를 연산부에서 감시.

【그림 10】 DI입력감시 회로도

9-5-5 패리티 검사(Parity Check)

프로그램 또는 데이터 메모리에 패리티 체크 bit를 부가해 CPU에서 데이터를 읽을 때 메모리에서 데이터와 체크 비트가 소정의 형으로 되어 있는가의 여부를 검사하는 방법.

【그림 11】 패리티 검사 원리도

9-5-6 어드레스 체크(Address Check)

CPU가 실행할 프로그램 또는 데이터를 읽어주며 어드레스가 정확한지 체크한다.

【그림 11】 어드레스 체크 방법

CPU가 잘못된 어드레스를 지정하면 응답이 없다.

9-5-7 Watch Dog Timer

CPU가 일정간격으로 프로그램상 정해진 Point에서 Timer에 신호를 출력하여 주므로 프로그램의 정지, 폭주 등을 감시.

【그림 12】 Watch Dog Timer 회로도

9-5-8 정정치 불일치 Check

다중화된 정정치 메모리의 데이터가 일치하는지 체크.

【그림 13】 정정치 불일치 검사 회로도

9-5-9 롬 검사(Rom Check)

미지 고정 프로그램에서 연산을 실행해 소정의 연산결과로 얻는지 여부체크.

【그림 14】 롬 검사 체크 방법

9-5-10 출력접점 검사

최종 출력접점 또는 트립지령 계전기 접점이 오동작 하는지의 여부를 점검한다.

9-5-11 출력부 접점 검사

최종 출력접점 또는 트립지령 계전기 접점을 강제적으로 동작시켜 출력부가 정상적으로 동작하는지 점검한다.

【그림 15】 출력부 접점 검사 회로도